(1) Japanese Patent Application Laid-Open No. 03-212974 (1991)

"SEMICONDUCTOR MEMORY DEVICE"

5

10

15

20

The following is an English translation of an extract of the above application.

The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly to a semiconductor memory device capable of shortening a channel length of an MOS transistor of a peripheral circuit portion in a DRAM having high integration.

As shown in Fig. 2(c), an upper part of a memory cell portion is covered with a resist layer 41. Next, an ion implantation of phosphorus or the like is performed using a gate electrode 3 of the peripheral circuit portion as a mask, and a gate electrode 34 and a n type impurity region 35 are formed on a surface of a silicon substrate 21 only in the peripheral circuit portion in a self-aligned manner. The impurity region 35 eases the concentration of an electric field in a source/drain region of MOS transistor in the peripheral circuit portion. The impurity region 35 is formed after the process of forming MOS transistor in the memory cell portion is completed.

Next, as show in Fig. 2 (d), an ion implantation of arsenic or the like is performed only on a surface of the silicon substrate 21 in the peripheral circuit portion using a resist layer 42, which is a same pattern as the resist layer 41 used in the above-mentioned ion implantation, as a mask. As a consequence of this ion implantation, a sidewall film 31 and a n-type impurity region 36 are formed in a self-aligned manner, and then MOS transistor having a LDD structure is formed.

9日本国特許庁(JP)

@特許出願公開

母公開特許公報(A) 平3-212974

@Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)9月18日

H 01 L 27/108

8624-5F H 01 L 27/10

325 R

審査請求 未請求 請求項の数 1 (全8頁)

会発明の名称

半導体メモリ装置

②特 顧 平2-9105

匈出 颐 平2(1990)1月18日

の発明者 伊藤 政彦 の出願人 ソニー株式会社

東京都品川区北品川6丁目7番35号 ソニー株式会社内

生 東京都品川区北品川6丁目7番35号

の代理 人 弁理士 小池 晃 外2名

明細春

1. 発明の名称 半導体メモリ設置

2. 特許請求の範囲

ノモリセル部と周辺国路部にそれぞれMOSトランジスタを有する半導体メモリ装置において、上記周辺西路部のMOSトランジスタのゲート電医は上記メモリセル部のMOSトランジスタのケートではよりも上層とされ、その周辺回路部のMOSトランジスタのソース・ドレイン領域が形成された後にイオン住人により上記周辺回路部のMOSトランジスタのゲート電圧自己整合的に形成されることを特徴とする半準体メモリ装置。

3. 発明の詳細な説明 (産業上の利用分野) 本発明は、半導体メモリ装置に関し、特に高級 硬度のDRAM等において同辺回路部のMOSト ランジスのチャンネル長を短縮化することが可能 な半導体メモリ装置に関する。

〔発明の複要〕

本発明のメモリ数数は、メモリセル部と周辺回路部にそれぞれMOSトランジスタを有するメモリカル部のMOSトランジスタのゲート電極を形成した後、上記国辺回路部のMOSトランジスタのゲート電極と形成した後、上記国辺成のMOSトランジスタのゲート電流と上記の近路のMOSトランジスタのソース・ドレインの関域の拡散を防止し、周辺回路のMOSトランジスタのソース・ドレランジスタのチャンネル長の短縮化を行ってある。数数の高無個化及び高速化を図るものである。

〔従来の技術〕

DRAM等のメモリセル部と周辺回路部にそれ ぞれMOSトランジスタを有する半選体メモリ装 置において、その半導体メモリ装置の高気積化に 伴い、セル面積の縮小化と同時にメモリセル部で はメモリ容量の増大化が図られている。メモリ容 量の増大化の方法として、メモリ容質が3次元に 積層された所面スタック型が知られている。

ース・ドレイン領域64上で関ロ部を有しており、 層間的経験55上にはその開口部を介してソース ・ドレイン領域64と接続される配数層65が形成される。

(発明が解決しようとする課題)

上述のような従来のスタック型のメモリセルを 有するDRAMでは、周辺回路部のMOSトラン ジスタのゲート電極63やソース・ドレイン領域 64等はメモリセル部のMOSトランジスタのゲート電極53やソース・ドレイン領域54等と同 じ工程で形成される。即ち、第1層目のポリシリコン層によりゲート電極53。63を形成した後、 これらのゲート電極53。63をアスクとしてイオン往人を行い、自己整合的にソース・ドレイン 領域54,64を形成する。

ところが、このような半導体メモリ装置では、 ソース・ドレイン領域 5 4. 6 4 を彩成した彼の 工程で、熱処理が施されるため、その熱処理によ り周辺回路部のMOSトランジスタのソース・ド 2個目のボリシリコン暦 5 6 と、この第 2 四目のボリシリコン暦 5 6 を覆って形成される絶縁数 5 7 と、そ 絶縁数 5 7 上のセルブレートである第 3 着目のボリシリコン幕 6 8 との間に容置が形成される。また、上記M O S トランジスタのソースではなる。また、上記M O S トランジスタのソースのは、ドレイン領域 5 4 の他方は層間絶縁数 5 5 ののいまニウム配線層 6 0 に接続される。このアルミニウム配線層 6 0 は東 3 増 目のボ る。このアルミニウム配線層 6 0 に接続される。延在する層間絶縁数 5 9 上に形成される。

レイン領域 6 4 の不純物が拡散する。その結果、 周辺国路部のMOSトランジスタのチャンネル長 が短くなり、短チャンネル効果によって関値がく るってしまう等の問題が起こる。

このような問題を防止するために、従来のDR AM等の半線体メモリ装置では、予め周辺国路部 のMOSトランジスタのチャンネル長を扱くとる 必要があり、チャンネル長の紹小化に関界があっ た。従って、半導体メモリ装置の高条積化や高速 化が困難とされていた。

そこで、本発明は、かかる従来の実情に悩みて 役案されたものであって、周辺国路部のMOSト ランジスタのチャンネル長の短線化を行い、メモ リ装置の高銀程化及び高速化を図ることを目的と する

{課題を解決するための手段}

本発明の半導体装置の製造方法は、上述の目的 を達成するために提案されたものである。

即ち、メモリセル郎と周辺回路部にそれぞれW

OSトランジスタを有する半導体メモリ装置において、上記周辺四路部のMOSトランジスタのゲート電極は上記メモリセル部のMOSトランジスタのゲート電極よりも上海の半導体層からなり、その間辺回路部のMOSトランジスタのソース・ドレイン領域は上記メモリセル部のMOSトランジスタのソース・ドレイン領域が形成された後にイオン往入により上記周辺回路部のMOSトランジスタのゲート電極に自己整合的に形成されることを特徴とする。

(作用)

本発明では、周辺回路部のMOSトランジスタのゲート電極をメモリセル部のMOSトランジスタの形成工程が完了した後に形成する。そして、このゲート電極をマスクとしてイオン住入を行い、周辺回路部のMOSトランジスタのソース・ドレイン領域を上記ゲート電極と自己整合的に形成する。従って、このソース・ドレイン領域はメモリセル部のMOSトランジスタが形成された後の熱

先ず、本実施例の半導体メモリ装置の構造を築 1 図を参照しながら説明する。

メモリセル郎では、p型のシリコン基板1の喪 面に素子分離領域 2 が形成される。シリコン基板)上に形成されるゲート酸化酸3上及び上記案子 分離領域2上に互いに所定の間隔を空けるパター ンで第1層目のポリシリコン語からなるゲートな ・極4が形成される。このゲート電極しによりメモ リセル部のMOSトランジスタがオン。オフが勧 御される。また、シリコン基板1の表面には上記 MOSトランジスタのソース・ドレイン領域であ るm・型の不純物領域5が形成される。この不純 物領域5の一方は雇開絶縁数5の閉口部を介して 郵 2 層目のポリシリコン層 7 に接続される。この 類 2 層目のポリシリコン置りは隣接するゲート位 筏 4 の間の層間絶縁膜 δ 上に延在し、蓄積ノード として機能する。この第2層目のボリシリコン層 7 を雇ってONO構造(酸化数/金化数/酸化数 の種質構造)を有する絶縁酸8が形成され、この 絶縁膜8上に同じパターンで質3層目のポリシリ

処理を経る回数が少なくなる。このため、熱処理による上記ソース・ドレイン領域の拡散が抑えられ、その上部のゲート電極と自己整合的に形成することが可能となる。周辺回路部のMOSトランジスタのソース・ドレイン領域の拡散が抑えられるので、このMOSトランジスタのチャンネル 長を短縮化しても、短チャンネル効果による問題が起こる度れがない。使って、メモリ装置の高速粒化及び高速化が実現できる。

(実施例)

本発明の好適な実施例を問題を参照しながら説明する。

本実施例はスタック型のメモリセルを有するDRAMにおいて第1届目のポリシリコン間によりメモリセル部のMOSトランジスタのゲート電極を形成し、メモリセル部のセルブレートと周辺回路部のMOSトランジスタのゲート電極を第3届目のポリシリコン層を用いて同時に形成する例である。

コン暦9が積層される。この第3層目のポリシリ コン暦 8 はセルプレートとして複能し、上記第2 度目のポリシリコン貼りとの際に容量が形成され る。この容量は層間絶縁度6の段差を利用して3 次元的に扱けられ、第2層目のポリシリコン塔で の上面と何登に容量が形成されるので、大きなメ モリ容量が得られる。この第3層目のポリシリコ ン暦 9 及び絶縁膜 8 の側壁にはシリコン酸化膜等 からなるサイドウォール膜1しが形成される。上 紀第3項目のポリシリコン暦9を合む全面には上 記MOSトランジスタの他方の不純物領域5上で 開口部17を有する層間絶縁膜12が形成される。 この層間絶縁酸12上にアルミニウム暦等により ビット級である配線層10が形成される。この配 練羅10は上記器間絶縁膜12の閉口部17で不 純物領域5の他方と接続される。 第2層目のポリ シリコン母7に貫相された電荷は、上記MOSト ランジスタがオンとなった時に、不能物領域 5 を 介してこの配線層10に終み出される。

一方、周辺国路部では、シリコン基仮1の表面

の素子分離領域2に囲まれた領域上にはゲート酸化膜として機能する絶縁膜8が形成される。この絶縁膜8は0NO構造を有しているので、ホットキャリア効果によるデバイスの特性劣化が防止される。

この絶縁数8上に周辺国路部のMOSトランジスタのゲート電極14が形成され、その衝壁にはシリコン酸化酸等からなるサイドウォール取11が設けられる。上記ゲート電極14はメモリセル部に設けられる容量のセルプレートと同様に第3届目のポリシリコン層からなる。即ち、ゲート電極14はメモリセル部のMOSトランジスタの形成工程が完了した後に形成される。

このようなゲート電極14と自己整合的に形成されるn・型の不純物領域15がシリコン基板 L の表面に設けられる。この不純物領域15はゲート電極14をマスクとしてイオン住入により形成される。ゲート電極14がメモリセル郎のMOS

2 1上にLOCOS法等により素子分離領域2 2 を形成し、この素子分離領域2 2 と選択的にゲート酸化版2 3 を形成する。

そして、メモリセル部では、ゲート酸化酸23 及び架子分離領域22上に第1層目のポリシリコン語により所定のバターンのゲート電極24をマスクとしてシリコン基板21の更面にイオン注入によりn・型の不純物領域25を形成する。この不純物領域25はメモリセル部のMOSトランジスタのソース・ドレイン領域として機能する。なお、この工程では、周辺国路部には、ゲート電極24や不純物領域25等は形成されない。

そして、周辺国路部を除いてゲート電極24上を含むメモリセル部の全面にシリコン酸化酸等からなる層間絶縁度26を形成した後、接続孔26aを閉口するためのマスクを用いてエッチングを行う。その結果、上配MOSトランジスタの一方の不純物領域25で層間絶縁膜26及びゲート酸化度23に接続孔26aが形成され、不純物領域

トランジスタの形成工程が完了した後に形成されるので、メモリセル部 MOSトランジスタが形成された後 熱処理を不純物領域15が終る回数が少なくなり、熱処理による不純物領域15の拡がりが抑えられる。故に、このMOSトランジスタのチャンネル長を短縮化し、メモリ装置の高級権化及び高速化を図ることが可能となる。

また、シリコン基板1の裏面には上記サイドウォール酸11と自己整合的に n. 型の不純物領域16が形成される。このように、周辺回路部のMOSトランジスタはLDD構造を有しており、ドレインの営界の集中を緩和である。

上記ゲート電極14を覆って素子分離領域2上に延在する層間絶縁数12が形成される。この層間絶縁数15上で関口部を有する。この層間絶縁数12の関口部を介して不純物領域16と接続される配線層20が形成される。

ここで、木実施例の半導体メモリ 装置の製造方法を設明する。

類 2 図(a) に示すように、p型のシリコン基板

25の一方が露出する。この接続孔 26 a はメモリセル部のMOSトランジスタと容量との接続を とるために閉口される。

第2図(b) に示すように、メモリセル都では、 上記接続孔26 m を埋め込んで層間絶経膜26上 に延在する第2層目のポリシリコン層27 はその する。この第2層目のポリシリコン層27 はその 硝部が開接するゲート電極24の上部にあるパタ ーンとされ、上記接級孔26 m で不純物額級25 の一方に接続される。このような第2層目のポリ シリコン層27は蓄積ノード部として複能する。

続いて、メモリセル部及び関辺回路部の全国に ONO構造を有する絶縁酸28を形成する。この 絶縁限28は周辺回路部においてMOSトランジ スタのゲート敵化膜として概能する。

そして、第2図(c) に示すように、上記給経験 2 8 上の全面に第3届目のポリシリコン暦 2 9 を 復届した後、この第3届目のポリシリコン語 2 9 のパターニングを行う。このパターニングより、 ノモリセル部では第2届目のポリシリコン届 2 7

の上国及び無駄を取うバターンに募る層目のポリ シリコン層29が残存され、同時に、周辺回路郎 では絶 腹28上にゲート電板34が形成される。 メモリモル部における上記第3萬目のポリシリコ ン屋 2 9 はセルブレートとして但能し、絶縁膜 2 8 を介して第2層目のポリシリコン暦27との間 に容量が形成される。このようなスタック型の容 量を形成することにより、大きなメモリ容量が得 られる。このように、メモリゼル部の容量のセル プレートと周辺回路部のMOSトランジスタのゲ ート電低34を同時にパターニングすることによ り、周辺国路部のMOSトランジスタのゲート電 極る4はメモリセル郎のMOSトランジスタのゲ ート質板24よりも上質とされ、メモリセル館の MOSトランジスタの形成工程が完了した後に形 成されたものとなる。

続いて、メモリセル部の上部にレジスト屋 4 1 を塗布する。そして、周辺回路部のゲート電極 3 4 をマスクとしてリン等のイオン住人を行い、周 辺回路部のみのシリコン基板 2 1 の変面にゲート

幕駅28の倒壁にもサイドウォール膜31が形成される。

第2図(d) に示すように、上述のイオン往入で 使用したレジスト層 4 1 と同じパターンのレジス ト価 4 2 を用いて周辺国路部のシリコン 基板 2 1 の表面のみにと素等をイオン往入する。これによ り、サイドウォール酸 3 1 と自己整合的に n 型 の不純物領域 3 8 が形成され、L D D 構造を有す るM O S トランジスタが形成される。

以上のように、本実施例では、類3毎日のポリシリコン暦を用いて周辺国路部のMOSトランジスタのゲート電極34をメモリセル部の容量のゲート電極34をマスクとしてイオン往人を行ってレーン領域を形成することにより、このソース・ドドレイン領域がメモリセル部のMOSトランジスタが形成された後の熱処理を経る国数が少なくなる。 従って、熱処理による拡散が抑えられるため、周辺回路部のMOSトランジスクのチャンネル長を 電振34と自己整合的に a ・ 型の不疑物領域35 を形成する。この不能物領域35 は周辺回路部のMOSトランジスターソース・ドレイン領域の電界集中を観和する。この不能物領域35 はメモリセル部のMOSトランジスタの形成はイオン住人を行って不能物領域25を形成した後に施立れる。このため、例えばイオン住人を行って不能物領域25を形成した後に施立れるアニール処理等のようなメモリセル部のMOSトランジスタが形成された後の無処理を経る回数が少なくなる。従って、無処理による不純物領域35 のはがりが仰えられるので、周辺回路部のMOSトランジスタのテャンネル長を短縮化し、メモリ装置の再集役化及び高速化を図ることが可能となる。

そして、上記レジスト層41をアッシングした 後、メモリセル郎及び周辺回路部の全国にシリコ ン酸化酸等を形成する。そして、全面エッチバッ クを行って、周辺回路部のゲート電極34の何型 にサイドウォール酸31を形成する。この時、メ モリセル部の3項目のポリシリコン第29及び絶

短縮化させることが可能となり、半導体メモリ装 量の高数組化及び高速化が変現される。

なお、木実施例では、配線層10と不純物領域 5の後終部において、アルミニウム層を用いて配 線が形成されるが、SOG(スピン・オン・グラ ス)膜を用いて予め関口部17を埋め込んだ後、 配益版10を形成しても良い。即ち、第3図に示 すように、先ず、閉口部17に沿ってスパッタ法 なによりパリアメタルとして製能する競隊が10 00人程度のTi膜又はTiON膜等18を形成 する。このTI肢又はTiON競等18上にSO G(スピン・オン・グラス)設」9を形成して凱 口部17内に埋め込み、接続部における平坦化を 行った後、スパッタ等を行って3000人程度の **設区のアルミニウム翼による配線第10を形成す** る。このように、SOG膜19を用いて閉口部1 1内を埋め込むことにより、この間口部11のア スペクト比が増大しても、及好なステップカバレ ージが得られる。また、上記技統部における平坦 性が確保されるので、阴口部して上の配線冠 1 0

特周年3-212974(6)

の肢厚ムラが防止される。

(発明の効果)

上述のように、本発明では、メモリセル部のM、OSトランジスタを形成した毎に周辺同島部のMOSトランジスタを形成した毎に周辺同島部のMOSトランジスタのソース・ドレイン領域の不純例の拡散が抑えられることになり、周辺開路部のMOSトランジスタのチャンネル長を短縮化しても、短チャンネル鉄単に上ス問題が起こる成れがない。故に、半導体メモリ装置の高無積化を図ることが可能となる。また、周辺回路部のMOSトランジスタのチャンネル長が短いので、高速化が実現できる。

また、本発明では周辺国路部のMOSトランジスタのゲート電極とメモリセル部のセルブレート を同じポリシリコン層を用いて形成するので、複数な工程を必要とせずに、半導体メモリ装置の高 集積化や高速化が可能となる。

更に、本発明では周辺勧路部のMOSトランジ

スタのゲート絶縁取モONO株造を有するメモリ セル部の容量の絶縁酸と同時に形成することによ り、ホットキャリアによる 性劣化が抑制される。

4. 図図の紅単な説明

第1回は本発明の半率体メモリ装置の一例の要部断回図、第2図(a) 乃至第2回(d) はその製造方法を製造工程順に従って放明するためのそれぞれ工程断回図、第3図は本発明の半導体メモリ装置の一例における応用例のメモリセル即の要卸拡大断回図、第4図は従来の半導体メモリ装置の一例の断回図である。

1・・・シリコン基板

2 · · · 累子分離領域

3・・・ゲート酸化膜

4. 14・・・ゲート電板

5、15···不能物領域

6. 12・・・層間絶経膜

1・・・鮮2届目のポリシリコン暦


.8:・・絶縁駅

9・・・野3層目のポリシリコン層

10.16. - 配納層


11・・・サイドウォール膜


特許出版人 ソニー株式会社 代理人 弁理士 小池 英 田村 祭一 佐藤 藤




一块

函





第 2 図(b)



. 第 2 図(d)

